前言

今日电子产品愈轻薄短小，PCB之设计布线也愈趋复杂困难。除需兼顾功能性与安全性外，更需可生产及可测试。兹就可测性之需求提供规则供设计布线工程师参考，如能注意之，将可为贵公司省下可观之ICT治具制作费用并增进测试之可靠性与ICT治具之使用寿命。

可取用之规则虽然有双面ICT治具，但[敏感词]将被测点放在同一面。

 被测点优先顺序：A.测垫(Testpad) B.零件脚(Component Lead) C.贯穿孔(Via)

 两被测点或被测点与预钻孔之中心距不得小于1.27mm。以大于2.5mm为佳，其次是2.0mm

 被测点应离其附近零件(位于同一面者)至少2mm，如为高于5mm零件，则应至少间距3mm。

 被测点应平均分布于PCB表面，避免局部密度过高。

 被测点直径[敏感词]能不小于0.9mm，如在上针板，则[敏感词]不小于1.00mm，形状以圆形或正方形较佳。

 被测点的Pad及Via不应有防焊漆(Solder Mask)。

 被测点应离板边或折边至少3mm。

 PCB厚度至少要1.35mm，厚度少于此值之PCB容易板弯，需特殊处理。

 定位孔(Tooling Hole)直径[敏感词]为3.175mm。其公差应在+0.05mm。其位置应在PCB之对角。

 被测点至定位孔位置公差应为+/-0.05mm。

 避免将被测点置于SMT零件上，非但可测面积太小，不可靠，而且容易伤害零件。

 避免使用过长零件脚(大于4.3mm))或过大的孔径(大于1.5mm)为被测点，需特殊处理。

ICT治具制作所需资料

 Layout CAD File或gerber file：例如: PCADR-->* .pdf PADSR--> *.asc

 PCB空板一片(请注意版本及连片问题)

 待测实体合格板一片

 BOM

ICT治具PCB LAYOUT 配合事项

 每一铜箔不论形状如，至少需要一个可测试点。

 测试点位置考虑顺序：

1. ACI插件零件脚优先考虑为测试点。

2. 铜箔露铜部份(测试PAD)，但[敏感词]吃锡。

3. 立式零件插件脚。

4. Through Hole不可有Mask。

 测试点直径

1.）1m/m以上，以一般控针可达到测试效果。

2.）1m/m以下，则须用较精密探针增加制造成本。

3.PAD接触性须好。

 测试点形状，圆形或正方形均可。(均可，并无一定限制)点与点间的间距须大于2m/m(中心点对中心点)。

  双面PCB的要求：以能做成单面测试为考虑重点 1. SMD面走线少须有1 through hole贯穿至dip面，以便充当为测试点，由dip面进行测试。 2. 若through hole须mask时，则须考虑于through hole旁lay测试pad。 3. 若无法做成单面，则以双面治具方式制作。

 空脚在可允许的范围内，应考虑可测试性，无测试点时，则须拉点。

 Back Up Battery[敏感词]有Jumper，于ICT测试时，能有效隔离电路。

 定位孔要求

1. 每一片PCB须有2个定位孔，且孔内不能沾锡。

2. 选择以对角线，距离远之2孔为定位孔。